PROGRAMMABLE WIRING CIRCUIT AND TEST BOARD DEVICE

Publication number: JP8102492 (A)

Publication date: 1996-04-16

Inventor(s): SHIRASAGO TOSHIAKI; SEKIZAWA YUICHI; AOKI TAE

Applicant(s): TOKYO SHIBAURA ELECTRIC CO

Classification:

- international: G01R31/28: G06F11/22: H01L21/82: G01R31/28; G06F11/22: H01L21/70; (IPC1-

7): H01L21/82; G01R31/28; G06F11/22


- European:

Application number: JP19940289689 19941124

Priority number(s): JP19940289689 19941124; JP19940181431 19940802

Abstract of JP 8102492 (A)

PURPOSE: To remove influence of a wiring delay, raise the degree of freedom of a wiring and contrive to enhance use efficiency by a method wherein a bypass wiring has beforehand been arranged so that a various-purpose wiring is bypassed every predetermined length. CONSTITUTION: Input and output terminals 12 are regularly arranged on a semiconductor chip 11. Input and output lines 13 for transmitting or receiving data between the input and output terminals 12 and a wiring path within a chip are arranged with respect to these input and output terminals 12, respectively. Various-purpose wires 14, 15 are formed in the semiconductor chip 11 to form an optical wiring path. Further, bypass wires 16, 17 for bypassing these various-purpose wires 14, 15 every predetermined length are arranged.; A wiring connection point 18 is arranged in an arraylike form in each intersecting point location of the input and output lines 13, the various-purpose wires 14, 15 and the bypass wires 16, 17 and is a program element capable of changing a connection state with respect to each other and controlling a wiring path.





Data supplied from the esp@cenet database --- Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平8-102492

(43)公開日 平成8年(1996)4月16日

(51) Int.Cl.		識別記号	广内整理番号	FI	技術表示箇所
H01L	21/82				
G01R	31/28				
G06F	11/22	320 Z			
				H01L 21/82	A
				G01R 31/28	H
			審查請求	未請求 請求項の数15 OL	(全 16 頁) 最終頁に続く


(21)出願番号	特顯平6-289689	(71)出題人	000003078		
			株式会社東芝		
(22)出願日	平成6年(1994)11月24日		神奈川県川崎市幸区堀川町72番地		
		(72) 発明者	発明者 白砂 俊明		
(31)優先権主張番号	特願平6-181431		神奈川県川崎市幸区柳町70番地	株式会社	
(32)優先日	平6 (1994) 8月2日		東芝柳町工場内		
(33) 優先權主張国	日本 (JP)	(72)発明者	関澤 裕一		
			神奈川県川崎市幸区柳町70番地	株式会社	
			束芝柳町工場内		
		(72) 発明者	青木 妙		
			神奈川県川崎市幸区柳町70番地	株式会社	
			東芝柳町工場内		

(54) 【発明の名称】 プログラム可能な配線回路及びテストボード装置

(57)【要約】

【目的】配線遅延の受けず、配線の自由度を上げて使用 効率を向上させる。

【構成】チップ11上に規則配置された入出力端子Dと この入出力端子Pされた中に対して配送され、該入出力 場子12とチップかの配線経路との間のデータの送受を行 なう入出力ライン132、任態の配線経路と形成すべく上 配半線をチップルに形成された利用配線は、15とく上の 汎用配線は、15を所定長毎にバイバスするバイバス配線 16、17と、上記入出力ライン13、汎用配線は、15及びバイバス配線 イバス配線は、10の各交点の間にアレイ状に配置が 相互間の接続状態を可変して配線経路を制御するプログ ラム素子でなる危路線接続ギップト限とを備える。



(74)代理人 弁理士 鈴江 武彦

【特許請求の範囲】

【請求項1】 半導体チップに規則配置された入出力鑑 子と、

この入出力端子それぞれに対して配設され、該入出力端 子とチップ内の配線経路との間のデータの送受を行なう 入出カラインと

任意の配線経路を形成すべく上記半導体チップに配設さ れた汎用配線と

この汎用配線を所定長毎にパイパスするバイパス配線

上記入出カライン、汎用配線及びバイバス配線の各交点 位置にアレイ状に配置され、相互間の接続状態を可変し て配線経路を制御するプログラム素子でなる配線接続ポ イントとを具備したことを特徴とするプログラム可能な 配線回路。

【請求項2】 上記パイパス配線は汎用配線をパイパス する所定長を複数種設けたことを特徴とする請求項1記 載のプログラム可能な配線回路。

【請求項3】 上記パイパス配線は上記入出力端子及び 入出力ラインを設けた層とは別の層に設けた多層構造と 20 したことを特徴とする請求項1配線のプログラム可能な 記線回路。

【請求項4】 上記パイパス配線はチップ外周近傍で上 記入出力端子を直接接続したことを特徴とする請求項1 記載のプログラム可能な配線回路。

【請求項5】 上記パイパス配線は上記入出カライン上 を直接接続したことを特徴とする請求項1記載のプログ ラム可能な配線回路。

【請求項6】 上記パイパス配線は上記汎用配線上を直 外籍 接接続したことを特徴とする請求項1記載のプログラム 30 と、 可能な配線回路。

【請求項?】 半導体チップに規則配置された入出力端 子、この入出力端子ぞれを対して配定され、該入出 力端子とチップの配強経路との側のデータの送数を行 なう入出力ライン、任意の配線経路を形成すべく上配半 導体チップに配設された汎用配線、この別用配線を所定 差軽にパイパネラなイイノな配線 差軽にパイパス配線の各交点位置にアレイ状に配 置され、相互間の接続収鑑を可変して配線矩路を制御す るプログラム素子でなる配線差粉ポイントを備えたプロ グラム可能な起線回路と、

このプログラム可能な配線回路の各入出力端子と1休1 に対応して接続された端子前を有し、任意のLSIを搭 載可能なソケットとを配設したことを特徴とするテスト ボード装置。

【請求項8】 半導体チップに規則配置された汎用入出 力端子と、

任意の配線経路を形成すべく配設された汎用配線と、 外部のバスラインと接続するべく配設されたバス専用入 出力端子と、 このパス入出力端子と接続されたパス専用配線と、 上記汎用配線と上記パス専用配線とを接続するパス

上記汎用配線と上記パス専用配線とを接続するパス接続 配線と、

上記汎用人出力端子、汎用配線、バス専用配線及びバス 接続配線の各交点位置にアレイ状に配置され、相互間の 接続状態を可変して配線経路を制御するプログラム素子 でなる配線接続ポイントとを具備したことを特徴とする プログラム可能な音線回線。

【職東項9】 半導体・ップに課題に置された別見入出 が磨子、任意の記録路路を形成すべく配置された別見記 譲と、外部のバスラインと接続するべく配置された別用配 専用のは、上記別用配線と上述べく専用配線とと接続されたパス 専用配線、上記別用配線と上述べく専用配線とと接続 るバス接続起線、上記別用入地が端子、沿用配線、パに 網子は表述を 電子は、相互間の接続状態を可変して配縁起路を制御する るプログラム素子でなる記録接続ポイントを備えたプロ グラム司権とが原理網と、

このプログラム可能な配線回路の汎用入出力端子と1体 1 に対応して接続された端子部を有し、任意のLSIを 搭載可能なソケットと。

上記プログラム可能な配線回路のパス入出力端子と接続 されたパスラインとを配設したことを特徴とするテスト ボード装置。

【請求項10】 FPGA (Field Programmable Gate Array) を専用搭載するソケットと、

これらソケットの端子と検紅用器具とを接続するピンポ スト部と、

外部ボードと上記ピンポスト部とを接続するコネクタ部) と、

上記ソケットどうしの間、上記ソケットとピンポスト部 の間、ピンポスト部とコネクタ部の間の少なくとも一つ に規則配置され、接続状態を維新する物理的スイッチ手 段とを具備したことを特徴とするテストボード装置。

【請求項11】 半導体チップに規則配置された複数の 入出力端子と、

これら入出力端子間を接続して任意の配線経路を形成す べく配設された汎用配線と、

この汎用配線上に上配入出力端子毎に配置され、当該入 出力端子での信号の伝送方向を規定すべくそれぞれが互 いの入力端子と出力端子とを接続した一対のトライステ ートパッファよりなる複数の入出力パッファと、

これら複数の入出力バッファを構成するそれぞれのトラ イステートバッファのイネーブル/ディセーブル情報を 保持する保持手段と、

この保持手段に保持させる上記イネーブル/ディセーブ ル情報を入力する情報入力端子とを具備したマスクドゲ ートアレイでなることを特徴とする配線回路。

【請求項12】 上記保持手段は上記入出力バッファに 50 対する上記入出力端子数分だけのイネーブル/ディセー ブル情報を保持し、この保持手段の保持するイネーブル **/ディセーブル情報及びこれを反転した情報を各入出力** バッファを構成する一対のトライステートバッファに供 することを特徴とする請求項11記載の配線同路。

【請求項13】 上記保持手段は上記入出力バッファを 構成するトライステートバッファ個々に対するイネーブ ル/ディセーブル情報を保持することを特徴とする請求 項11記載の配線回路。

【請求項14】 半導体チップに振り配置された複数の 入出力端子、これら入出力端子間を接続して任意の配線 10 経路を形成すべく配設された汎用配線、この汎用配線ト に上記入出力端子毎に配置されて当該入出力端子での信 号の伝送方向を規定すべくそれぞれが互いの入力端子と 出力端子とを接続した一対のトライステートパッファよ りなる複数の入出力バッファ、これら複数の入出力バッ ファを構成するそれぞれのトライステートバッファのイ ネーブル/ディセーブル情報を保持する保持手段、この 保持手段に保持させる上記イネーブル/ディセーブル情 報を入力する情報入力端子を備えたマスクドゲートアレ イでなる配線回路と、

この配線回路の各入出力端子と1体1に対応して接続さ れた端子部を有し、任意のLSIを搭載可能なソケット とを配設したことを特徴とするテストボード装置。 【請求項15】 FPGA (Field Programmable Gate

Array)を専用搭載する複数のソケットと、

これらソケットの端子と検証用器具とを接続するピンポ スト部と、

外部ボードと上記ピンポスト部とを接続するコネクタ部

半導体チップに規則配置された複数の入出力端子、これ 30 ら入出力端子間を接続して任意の配線経路を形成すべく 配設された汎用配線、この汎用配線上に上記入出力端子 毎に配置されて当該入出力端子での信号の伝送方向を規 定すべくそれぞれが互いの入力端子と出力端子とを接続 した一対のトライステートパッファよりなる複数の入出 カバッファ、これら複数の入出カバッファを構成するそ れぞれのトライステートバッファのイネーブル/ディセ ープル情報を保持する保持手段、この保持手段に保持さ せる上記イネーブル/ディセーブル情報を入力する情報 トとピンポスト部の間、ピンポスト部とコネクタ部の間 の少なくとも一つに配置されてその間の接続状態を継断 するマスクドゲートアレイでなる配線同路とを里備した ことを特徴とするテストボード装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ユーザが設計租場で所 望の配線が実現できるプログラム可能な配線回路及びと の配線回路を用いたテストボード装置に関する。

[0002]

【従来の技術】一般のゲートアレイに代表されるマスク ドASICに対して、ユーザが設計環場 (フィールド) で所望の論理回路をプログラムしてそのまま使用できる PLD (Programmable Logic De vice) %FPGA (Field Programm able Gate Array) 等が注目されてい る。このうちFPGAは、上記一般のゲートアレイに比 してユーザが手元で簡単に所望の回路をプログラムでき るために開発の手間、費用、期間等を大幅に低減するこ とが可能であり、ゲートアレイを量産する前の論理検証 及び試作用デバイスとして利用されることが多い。

【0003】FPGAの基本的な構造は、ゲート同路を 形成する基本セルとしての論理プロックがチップ上に行 列状に規則正しく配置され、その論理ブロックの周辺に 論理プロック間を接続するための汎用配線を施した配線 領域を設ける。さらに、配線領域には多数の配線接続ポ イントがあり、FPGAのアーキテクチャに従ってその 接続ポイントにアンチヒューズまたはパストランジスタ によるプログラム素子を配するものとなっている。

【0004】回路の設計者は、これらの要素と1/0プ 20 ロックを使用して、指定する回路に応じて必要な論理ブ ロック領域と配線領域と配線接続ポイントと I / O ブロ ックを指定することにより、任意の回路を実現するもの

【0005】しかして、このFPGAを複数用いてボー ド上で任意の回路を構成する場合、FPGA間の配線接 続は従来と同様にラッピング等による固定的な方法で行 なっていた。したがって、1つのFPGA内でのみ回路 を変更する場合には問題ないが、複数のFPGAにまた がった規模で回路を変更する場合には、FPGA間の配 線も接続し直さなくてはならず、FPGAのメリットを 活かすことができないという不具合があった。

【0006】そこで上記不具合を解消するものとして、 FPGAから機能ブロックを取り除き、プログラム素子 だけをアレイ状に集積した配線専用のLSIである「F PIC (Field Programmable in terconnect components) | 及び このFPIC専用のプリント基板が米アプティックス社 (Aptix Corp.) で開発され、製品化されて 入力端子を備え、上記ソケットどうしの間、上記ソケッ 40 いる(例えば製品番号A1024D.FBCB-AP4

> 【0007】 このFPIC及び専用プリント基板を用 い、さらに複数のFPGAを搭載することで汎用のプレ ッドボードを構成することができ、通常のプリント基板 の設計、開発が不要となる。

> 【0008】よって、大規模ASICにおける試作検証 としてこのFPIC及び専用プリント基板を利用すると 設計変更に柔軟に対応できることとなり、賦作検証期間 を大幅に短縮できるものである。

50 [0009]

【発明が解決しようとする課題】上述したFPICにあ っては、配線経路の各交点にあるプログラマブル素子で なる接続ポイントを通過する毎に配線遅延が増加するた め、回路のクリティカルパスを解決することが困難とな り、同路の動作速度の低下を招くこととなる。

【0010】また、上記プログラマブル素子の個数は有 限であるので、高いファンアウトの配線接続に対しては 極端にFPICの使用効率が低下する等の問題があっ た。本発明は上記のような実情に鑑みてなされたもの で、その目的とするところは、配線遅延の影響を受け ず、配線の自由度を上げて使用効率を大幅に向上させる ことができるプログラム可能な配線回路及びテストボー ド装置を提供することにある。

[0011]

【課題を解決するための手段】すなわち本発明は、半導 体チップに規則配置された入出力端子と、この入出力端 子それぞれに対して配設され、該入出力端子とチップ内 の配線経路との間のデータの送受を行なう入出力ライン と、任意の配線経路を形成すべく上記半導体チップに形 成された汎用配線と、この汎用配線を所定長毎にパイパ 20 スするパイパス配線と、上記入出力ライン、汎用配線及 びパイパス配線の各交点位置にアレイ状に配置され、相 互間の接続状態を可変して配線経路を制御するプログラ ム素子でなる配線接続ポイントとを備えるようにしたも のである。

[0012]

【作用】上記のような構成とすることにより、汎用配線 を所定長毎にパイパスするようなパイパス配線を予め施 しておくことにより、実際に配線接続する場合には上記 プログラミングするだけで、配線遅延の影響を受けず、 配線の自由度を上げて使用効率を大幅に向上させること が可能となる。 [0013]

【実施例】

[第1実施例] 以下本発明をFPICチップに適用した 場合の第1実施例について図面を参照して説明する。 【0014】図1(A)はその内部構成を示すもので、 11がFPICチップ、12、12、…がこのFPICチップ 11上に行列状に規則配置された多数の入出力端子であ り、ここでは簡略化した構成として例えば3行3列の計 9個の入出力端子12が配置されるものとする。また、1 3, 13, …は上記入出力端子12, 12, …の水平、垂直各 方向にセグメント化されて接続された、入出力端子12, 12, …のインタフェースを持つ入出力ラインであり、こ れら入出力ライン13. 13. …を相互に接続するように水 平方向汎用配線14, 14, …と垂直方向汎用配線15, 15, …とがマトリクスを形成するように配設される。 【0015】さらに、FPICチップ11の外周近傍の領

域で入出力ライン13と交差するようにバイパス配線16,

16, …, 17, 17を設ける。ここで、パイパス配線16, 1 6, …はそれぞれ外周に位置する入出力端子12, 12, … のうち、直線上に配置されるものを直接接続するもので あり、またパイパス配線17、17はそれぞれ上記パイパス 配線16で接続された隣り合う直交する2つの直線上に配 置されるものを直接接続するものである。

【0016】すなわち、上記外周に位置する入出力端子 12, 12, …の配置を矩形に見立てた場合、各辺上に位置 する入出力端子12, 12, …を1辺単位で一括接続するの 10 がパイパス配線16, 16, …であり、隣接する2切上に1. 字状に位置する入出力蝶子12. 12. …を一括接続するの がパイパス配線17, 17である。

【0017】そして、図1(A)では示さなかったが、 上記入出力ライン13, 13, …、水平方向汎用配線14, 1 4, …、垂直方向汎用配線15, 15, …、パイパス配線1 6, 16, …, 17, 17相互の交差点位置にそれぞれ図1 (B) に示すような接続ポイント18, 18, …が配置され る、

【0018】この接続ポイント18, 18, …は、例えばパ ストランジスタやアンチヒューズ等の導通状態をプログ ラムで制御可能な素子で構成されるもので、接続状態を 示すプログラムを一括してダウンロードすることによ り、接続状態が切換選択される。

【0019】上記のような構成にあって、例えば図中の 左上に位置する入出力端子12と右下に位置する入出力端 子12とを接続する場合などのように、対角トの入出力機 子12を接続するような配線経路を形成する際には、水平 方向汎用配線14及び垂直方向汎用配線15に代えてパイパ ス配線17を選択して該当する接続ポイント18をプログラ 汎用配線とパイパス配線の中から必要なものを選択して 30 ムにより導通させれば、導通させる接続ポイント18の数 をより少なくすることができるため、配線遅延の影響が 小さく、高速なパスラインを実現することができる。 【0020】また、例えば図中の左下に位置する入出力

端子12と右下に位置する入出力端子12とを接続する場合 などのように、直線上の離れた入出力端子12を接続する ような配線経路を形成する際には、水平方向汎用配線14 に代えてパイパス配線16を選択して該当する接続ポイン ト18をプログラムにより導通させれば、上記と同様に導 通させる接続ポイント18の数をより少なくすることがで 40 きるため、やはり配線遅延の影響が小さく、高速なパス ラインを実現することができる。

【0021】以上に述べた効果は、FPICチップ11上 のn×mの入出力端子12の構成数が多ければ多いほど類 著となるもので、パイパス配線16, 16, …, 17, 17を適 宜選択することで、最小限の接続ポイント18による高速 のパスラインを宝田できる。

【0022】また、上記図1ではFPICチップ11の外 周に位置する入出力端子12,12,…に対してバイパス配 線16, 16, …, 17, 17を直接設けるようにしたが、水平 50 方向汎用配線14及び垂直方向汎用配線15に対するバイバ ス配線としては図2及び図3に示すような構成とするこ とも考えられる。以下、本第1実施例の他の構成例とし て図2及び図3を用いて説明する。

【0023】図2は図2(A)に示す如く2層構造を持 つFPICを例示するもので、図2(B)はその下側、 第1の層21の構成を示す。同図(B)に示すようにこの 第1の層21には、上記図1で示したFPICの基本構 造、すなわち、例えば水平方向4×垂直方向4の計16 個の入出力端子12, 12, …、入出力ライン13, 13, …、 水平方向汎用配線14, 14, …及び垂直方向汎用配線15. 15、…が形成され、各交差点位置に接続ポイント18、1 8. … (図示せず) が配置されるものである。

【0024】この第1の層21に対し、図2(C)に示す ように上側の第2の層22には、第1の層21の入出力ライ ン13, 13, …に対応する位置にバイパス配線23, 23, …, 24, 24, …が配設されるものである。ここでパイパ ス配線23, 23, …は、 直交する 2 つの直線 トに 1. 字状に 配置される入出力ライン13、13、…を直接接続するもの であり、一方、パイパス配線24, 24, …は1本の直線上

【0025】しかして、これらパイパス配線23,23, ···, 24, 24, ···と入出力ライン13, 13, ···との各交差点 位置に、図中では小円形で示す接続ポイント18. 18. …

を配置するもので、この接続ポイント18に接続状態を示 すプログラムを一括してダウンロードすることにより、

接続状態が切換選択される。

のである。

【0026】上記のような構成とすることにより、バイ パス配線23, 23, …, 24, 24, …を必要に応じて水平方 代えて選択し、該当する接続ポイント18をプログラムに より導通させて配線経路を形成すれば、導通させる接続 ポイント18の数をより少なくすることができるため、配 線遅延の影響が小さく、高速なパスラインを実現するこ とができる。

【0027】この図2の構造の場合、上記図1に示した 構造と比して2層となったために若干チップ構造が複雑 となるものの、チップの外周に限らず内側に位置する入 出力端子12, 12, …も含めて自由にバイバス配線23, 2 3. …. 24. 24, …を配設することができるため、より 配線遅延の影響が小さくなり、高速なパスラインを実現 することができると共に、配線の自由度を上げて使用効 率を大幅に向上させることができる。

【0028】この図2の構成においても、上記効果はチ ップ上のn×mの入出力端子12, 12, …の構成数が多け れば多いほど、そしてバイパス配線23, 23, …, 24, 2 …の種類及び個数が多ければ多いほど顕著となる。 【0029】続く図3も図3(A)に示す如く2層構造 を持つFPICを例示するもので、図3(B)はその下

この第1の暦25にも、上記図1で示したFPICの基本 構造、すなわち、例えば水平方向4×垂直方向4の計1 6個の入出力端子12, 12, …、入出力ライン13, 13, …、水平方向汎用配線14, 14, …及び垂直方向汎用配線 15, 15, …が形成され、各交差点位置に接続ポイント1 8, 18, … (図示せず) が配置されるものである。 【0030】 この第1の層25に対し、図3(C)に示す ように上側の第2の層26には、第1の層25の汎用配線1 4. 14. …. 15. 15. …に対応する位置にバイパス配線2 10 7. 27. …, 28, 28, …が配設されるものである。ここ でパイパス配線27,27,…は、直交する水平方向汎用配 線14, 14, …と垂直方向汎用配線15, 15, … トに薄って L字状に直接接続配置されるものであり、一方、バイパ ス配線28, 28, …は水平方向汎用配線14, 14, …または

【0031】しかして、これらパイパス配線27,27、 …. 28. 28. …と水平方向汎用配線14. 14. …、垂直方 向汎用配線15, 15, …との各交差点位置に、図中では小 に配置される入出力ライン13, 13, …を直接接続するも 20 円形で示す接続ポイント18, 18, …を配置する。

されるものである。

垂直方向汎用配線15, 15, …上に直線状に直接接続配置

【0032】上記のような構成とすることにより、パイ パス配線27, 27, …, 28, 28, …を必要に応じて水平方 向汎用配線14, 14, …、垂直方向汎用配線15, 15, …に 代えて選択し、該当する接続ポイント18をプログラムに より導通させて配線経路を形成すれば、導通させる接続 ポイント18の数をより少なくすることができるため、配 線遅延の影響が小さく、高速なパスラインを実現するこ とができる。

【0033】この図3の構造の場合も図2の構造と同様 向汎用配線14, 14, …、垂直方向汎用配線15, 15, …に 30 に、上配図1に示した構造と比して2層となったために 若干チップ構造が複雑となるものの、チップの外周に限 らず内側に位置する入出力端子12.12.…も含めて白中 にパイパス配線27, 27, …, 28, 28, …を配設すること ができるため、より配線遅延の影響が小さくなり、高速 なパスラインを実現することができる。

> 【0034】また、バイパス配線27, 27, …, 28, 28, …を水平方向汎用配線14, 14, …、垂直方向汎用配線1 15, …上に直接配設したため、上記図2に示した構 造と比してもより配線の自由度を上げて、使用効率を大 40 幅に向上させることができる。

【0035】なお、上記図1乃至図3で示したパイパス 配線17.23,27はいずれもL字状に設けるものとして説 明したが、これに限ることなく、それぞれ直交する3本 の直線によるコ字状のものとしてもよいし、矩形のチッ プ上で対角位置を直接接続する斜線状のものとしてもよ

【0036】また、上記図2、図3では、FPICの基 本的な構造を設けた第1の層21、25上にバイパス配線を 形成した第2の層22、26を一体にした構造を示したが、 側、第1の層25の構成を示す。同図(B)に示すように 50 入出力端子及び入出力ラインを設けた基本層に対して汎 用配線を設けた層とバイパス配線を形成した層とをそれ ぞれ別設して多層構造を構成するようにしてもよい。

【0037】 [第2実施例] 以下本発明をFPICチップを搭載したテストボード装置に適用した場合の第2実施例について図面を参照して説明する。

【0038】図4はその全体構成を示すもので、31がテ ストボード(図では「FPCB」と示す)である。この テストボード31上には、nビット機のバスライン32が設 けられ、このパスライン32に対して例えば4個のFPI Cチップ33~33 dがそれぞれ図示しないソケットを介 10 七接続配置されるものとする。 【0038】これらFPICチップ33~33 dは、それ

[0039] エれらFPICチップ33a~33dは、それぞれ任意のLS134aと34b、34cと34d、34cと34 1、34gと34gが接続可能となるもので、接続されたLS134a~34gはFPICチップ33a~33dを介して共 にパスライン32と接続可能となると共に、パスではない 一般の信号線3a、35bを介してFPICチップ33aと 33b、33cと33dが接続されるため、LS134a、34b とLS134c、34dが、またLS134c、34fとLS「 34g、34gがそれぞれ接続可能となる。

【0040】しかるに、上記ソケットを介してFPIC チップ33a~33dに接続するLSI34a~34gとして は、汎用のIC、LSIだけでなくFPGAを用いるこ とで、事実上あらゆる任意の回路を試作、検証すること ができるようになるものである。

ようたに被でれる。
[0 0 42] さちに、FPICチップ33 a (~33d) 上
の一端版、例えば図中の如く 左端郎で、上部建直方前別
用配線4、44、と平行なバス専用配線5、45、一を設
け、このパス専用配線5、45、一の一端像にバス専用人
出力階子6、46、一を設ける。ここでは、上記テストポ
ード31のパスライン32が例えばセナット電であるものと
して図中に示す如くパス専用配線45、45、一及びパス専
用人出力端子44、46はそれぞ4・4本分配戻する。さら
に、バス専用配線54、45、一、入出力ライン48、48、一を介した上記別用人出力端子44、41、一、全を接続するべく、水平方向汎用配線
4、4、一とを接続するべく、水平方向汎用配線
4、4、一とそれぞれ平行なバス接続配線47、47、一を
設ける。このバス接続配線47、47、一を
設ける。このバス接続配線47、47、一を
35、45、一に合わせて4本分別なものとする。
50

【0043】そして、この図5では特に図示しないが、 上記入出力ライン42, 42, …、水平方向汎用配線43, 4 3. …、垂直方向汎用配線44, 44, …、バス専用配線4 5. 45. …、入出力ライン48. 48. …及びバス接続配線4 47. …相互の各交等点位置にそれぞれ接続ポイント が配置される。この接続ポイントは、例えばパストラン ジスタやアンチヒューズ等の導通状態をプログラムで制 御可能な素子で構成されるもので、この各接続ポイント に接続状態を示すプログラムを一括してダウンロードす ることにより、接続状態が切換選択されるようになる。 【0044】上記のような構成にあって、例えばFPI Cチップ33aを介してLS 134aの任意端子をパスライ ン32に接続した状態を図6に示す。図中のバス専用3円 力端子46、46、…を除く各クロスポイントで示す位置の 接続ポイントを導通させるものとする。ここでも、上記 バスライン32が4ビット幅であるとすると、LS 134a の任意 4 端子は F P I C チップ33 a の汎用 3 出力端子4 1,41,…の任意 4 つに接続され、これら 4 つの汎用入 出力端子41,41,…がパス接続配線47,47,…を介して バス専用配線45. 45. …に接続されるものである。 【0045】このような配線経路を実現することで、F PICチップ33a (~33d) 内の水平方向汎用配線43,

PICチップ33 (~33d) 内の水平方向汎用配線43, 43、 "及び郵車方向汎用配線44,44、 "を使用すること なく、LS134 をバス線管することができる。したが って、配線運延をからくすると共に、バス専用配線4. 45、 "における名とット毎の運延時間のぼらつき等も生 じさせずに配線性路を実現することができる。また、内 都配線効率が頃上してFPICチップ53 をより有効に 使用し、LS134aを含めてより自由度の高い回路を構 30 成することができるものである。

【0046】[第3実施例] 以下本発明をFPGAチップを搭載したテストボード装置に適用した場合の第3実施例について図面を参照して説明する。

【0047】図7はその全体構成を示すもので、51がテ ストボードである。このデストボード51上には、例えば 4個のFPCAチップ52a~52dがそれぞれ図示しない ソケットを介して接続配置されるとせに、検証目のラッ ピングボストピンが電影されるともに、検証目のラッ ピングボストピンが電影されるとつのピンポスト部33 a、33b、ここでは図示しない外部のボードとの接続に 0 用いられるコネクタ郎(図では「CON1~5」と示 す)54a~54e、任意の1 C、L S 1 を接続可能なフリ ホール55等が設けられる。

【0048】 これらFP C A チップ52a ~52 dは、それぞれ多数の端子を有し、ここではそのうちFP C A チップ52a の端子 L 1 − t 6、FP C A チップ52b の端子 t 7 − t 12、FP C A チップ52c の端子 t 13 − t 18及びFP C A チップ52d の端子 t 19 − t 24を配施接続されているものとする。

【0049】すなわち、FPGAチップ52aでは、端子 50 t1が配線L1を介してFPGAチップ52aの端子t13

と、端子 t 2 が途中にスイッチ s w14を配した配線 L 2 を介してFPGAチップ52aの端子 t 14及び配線L3 を 介してFPGAチップ52bの端子t8と、端子t3が配 線L4 を介してFPGAチップ52bの端子t7 と、端子 t 4 が配線L5 を介してFPGAチップ52cの端子t16 及び途中にスイッチ s w11を配した配線 L6 を介して F PGAチップ52bの端子t10と、端子t5 が配線L7 を 介してFPGAチップ52dの端子 t 23と、そして端子 t 6 が配線L8 を介してFPGAチップ52cの端子 t 18と それぞれ接続される。

【0050】また、FPGAチップ52bでは、端子t7 が配線 L9 を介してピンポスト部53a のピンポストTP 11と、端子 t 8 が途中にスイッチ s w13を配した配線 L 10を介してFPGAチップ52dの端子t20及び配線L11 を介してピンポスト部53aのピンポストTP12と、端子 t9 が配線L12を介してFPGAチップ52dの端子t21 及び配線し13を介してピンポスト部53aのピンポストT P14と、端子 t 10が配線 L14を介して FPG A チップ52 dの端子 t 22及び配線 L 15を介してピンポスト部53 a の ピンポストTP13と、端子+11が配線 L16を介してFP 20 G A チップ52 c の端子 t 17及び配線 L 17を介してピンポ スト部53aのピンポストTP15と、そして端子 t 12が配 線L18を介してFPGAチップ52dの端子t24とそれぞ れ接続される。

【0051】さらに、FPGAチップ52cでは、端子t 14が配線 L 19を介して F P G A チップ52 d の端子 t 20 と、端子 t 15が配線 L 20を介して F P G A チップ52 d の 端子 t 19と、端子 t 16が配線 L 21を介して F P G A チッ プ52dの端子 t 22と、端子 t 17が途中にスイッチ s w12 を配した配線 L22を介してFPG A チップ52 dの端子 t 30 23とそれぞれ接続される。

【0052】また、FPGAチップ52dでは、端子t19 が配線L23を介してピンポスト部53bのピンポストTP 22と、端子 t 20が配線 L 24を介してピンポスト部53 b の ピンポストTP21とそれぞれ接続される。

【0053】さらに、配線 L25により上記コネクタ部54 e の 1 端子 c 5 が配線 L 8 及び配線 18と接続され、その ためにコネクタ部54eの1端子c5がFPGAチップ52 aの端子t6、FPGAチップ52cの端子t18、FPG Aチップ52bの端子 t 12及び F P G A チップ52d の縁子 40 t 24が一括接続される。

【0054】しかるに、ピンポスト部53aでは、ピンポ ストTP11がラッピング配線WR1を介して上記フリー ホール55に装着された I C 56の 1 端子 O 1 と接続される と共に、ピンポストTP12がそれぞれスイッチsw21~ 24を介して上記コネクタ部54 a ~54 d の 1 端子と接続さ れる。

【0055】上記スイッチsw11~sw14, sw21~s w24はいずれも配線遅延の影響を老庫する必要のない。

ばテストボード51上に予め配設されたDIPスイッチに より構成されるものである。

【0056】続く図8に、上記図7のようにして構成さ れたテストボード51を第1のテストボードとし、他の同 様の第2乃至第4のテストボード62~64と共に拡張ボー ド65に対してシステム接続した場合を例示する。

【0057】 同図で、第1のテストボード51では、コネ クタ部 (CON1) 54a が配線L31を介して第3のテス トボード63のコネクタ部 (CON31) 67a に、コネクタ 部 (CON2) 54bが配線1.32を介して拡張ボード65の コネクタ部 (CONS2) 69bに、コネクタ部 (CON 3) 54 c が配線 L 33を介して第 4 のテストボード64のコ ネクタ部 (CON41) 68aに、そしてコネクタ部 (CO N 4) 54bが配線L3 4を介して第2のテストボード6 2のコネクタ部 (СО N24) 66 d にそれぞれ接続され

【0058】また、第2のテストボード62では、コネク 夕部 (CON21) 66 a が配線 L 35を介して第3のテスト ボード63のコネクタ部 (СО N33) 67 c に、コネクタ部 (CON22) 66 b が配線 L 36を介して拡張ポード65のコ ネクタ部 (CONS1) 69aに、そしてコネクタ部 (C ON23) 54c が配線L37を介して第4のテストボード64 のコネクタ部 (СО N43) 68 c にそれぞれ接続される。 【0059】さらに、第3のテストボード63のコネクタ 部 (CON32) 66bが配線L38を介して拡張ボード65の コネクタ部 (CONS3) 69cに、コネクタ部 (CON 34) 67 d が配線 L 39を介して第4のテストボード64のコ ネクタ部 (CON44) 68d にそれぞれ接続され、第4の テストボード64のコネクタ部 (CON42) 68 b が配線 L 40を介して拡張ボード65のコネクタ部 (CONS 4) 69 dに接続される。

【0060】以上のような様成にあって、まず図7によ るテストボード51内での配線動作について説明する。図 7で、評価回路中のある信号について例えばFPGAチ ップ52 a から F P G A チップ52 d への配線を行なう場 合、まずFPGAのレイアウト処理としてFPGAチッ プ52aの出力端子をt5に割振ると共に、FPGAチッ プ52dの入力端子を t 23に割振るものとする。これら端 子 t 5 ~ t 23間は配線 L 7 によりすでに接続されている ため、これでFPGAチップ52aからFPGAチップ52 dへの接続が実現される。

【0061】同様な接続レイアウト処理を図中の配線L 16. J.12. L1 . J.20. J.4 それぞれの面鱗に位置する FPGAチップ52a~52dについても行なう。しかる に、FPGAチップ52a~52dの各端子t3、t8、t 14, t 20及びその間の配線L3, L10, L19, L2 によ る4点間接続を行なう場合、上記レイアウト処理を実行 すると共に、スイッチ s w13、 s w14をオンすることに より、該接続が実現される。なお、FPGAの未使用な 物理的、機械的に配線状態を維断するものであり、例え 50 外部端子は高インピーダンス状態であるので、仮に3点 間のFPGAの配線を行なう際に物理的に4点間のFPGAを接続したとしても問題はない。

【0062】また、上記スイッチsw13,sw14をオフすることにより、配線L3と配線L19とは独立した2点間のFPGA接続となり、上記2点間の配線レイアウト処理を施すことが可能となる。

[0063] 同核な接続レイアウト処理を配線L6と配 線L2に対してスイッチット1、sw1/2セオン/オフす ることで実現する。また、配線L11によりセンポスト部 53 aのピンポストTP12と配線L3とを接続すると、割 10 定評価時にピンポストTP12を開動することにより配線 13 の保険を知ることができる。

【0064】さらに、ピンポストドP12はコネクタ部54 a~54dとスイッチsw2i~sw2iを力に接続される ため、コネクタ部54a~54dに対応したスイッチsw2i ~sw24を任意にオン/オフすることにより、所望のコ ネクタ部54a~54dの1第子と配線L3、すなわちFP GAチップ52aの端子12及びFPGAチップ52bの端 子18を接続することができる。

【0065】 このように、FPGA間の各配線毎にピン 20 ポスト語53a、35bのピンポスト FPカを規稿記録する ものとし、各ビンポスト FPカをスイッチを介してコネ クタ部54a~54eと接続されるようにすれば、任意のF PGAの個子を規約可能となると共に、任意のコネクタ 組に締命することができる。

10068]また、配練10により配線と4と接続されたビンボスト部23のピンボスト下P11は、ラッピング配線WR1によりフリーホール55上のディスクリートICであるIC5001場子01と接続することができる。10067]コネク部54を10世界で5から外部保局 30が入力されると、この外部信号は配線し25から配線18、上18を介してFP6人チップ52の端子16、FP6人チップ524の端子16、下P6人チップ524の端子16、下P6人チップ524の端子16、下P6人チップ524の端子12及びFP6人チップ524の端子12を12を10年で10年で12を10年で1

【0068】上記図7のようにして構成されたテストボード51を第1のテストボードとし、他の同様の第2万至第4のテストボード62~64と共に拡張ボード65に対して図8の如くシステム接続したものとする。

【0069】 この場合、配線L31、L34、L37、L38、 L33及びL3Sにより第1のテストボード51と第2万至第 4のテストボード62~64上の「CONn1」「CONn 3」「CONn4」(ここでnは0、2~4)で表わさ れるコネクタ部を介して各テストボード51、62~64が始 続される。 【0070】また、これと共に、配線 L32、 L36、 L38 及び L40により第1のテストボード51及び第2 72第4 クテストボード52 を7第 272第4 クテストボード62-64上の「CON n2」(nは上記と同じ)で表わされるコネクタ部と拡張ボード65上の「CON S1・4」で表わされるコネクタ部69 a ~69 d とを介して、各テストボード51、62~64と拡張ボード65とが 締結される

14

【0071】第1のデストボード51内では、第2万至第4のテストボード62~64及近弧ボード65と接続されたコネクタ部(CON1~4)546~54 それぞれの1億 手を、スイッチs w21~s w24のオン/オフの設定により値がままった。 といった。 というた。 というた。

[0072] [第4 実施例] 以下本発明をマスクドゲートアレイによる配線回路及びこの配線回路を用いたFPG Aチップ搭載のテストボード装置に適用した場合の第4 実施例について図面を参照して説明する。

【0073】図3はマスクドゲートアレイによる配線回 酸の構成を示すもので、71がゲートアレイチップ、7 72、…がこのゲートアレイチップ71上に行列状に規則配 置された多数の入出力端子であり、ここでは簡略化した 構成として例えば2行2列の計4曲が配置されるものと する。

【0074】上記入出力端子72、72、…は、入出力パッファ73、73、…を介して汎用記線74、74、…により統括接続されるもので、各入出力パッファ73、73、…はそれぞれ互いに入力端子と出力端子とを接続した一対のトライステートパッファ75、75より構成される。

【0075】 これら入出力パッファ78、78、一を構成する各対のトライステートパッファ78、75、一は、制御回 40 数76からのイネーブル/ディセーブル信号が一方に直 接、他方にインパータ77、77、一を介して反転されてそれぞれ入力されることで、そのいずれかがハインジーダンス状態となって信号の伝送を領断して、帰りの伝送

方向を規定するようになるものである。

【0076】しかるに制御回路76は、例えば入出力場子 72, 72、…の個数だけ多段接続されたフリップフロップ (ア/F)78、78、…によりシフトレジスタを構造する もので、クロック増子70より入力される動作クロックに したかって外部から制御網子70に与えられる動物情報を シフトしながら及替し、各般の保持の次を上降イネープ (9)

ル/ディセーブル信号として対応する入出力パッファ7 3.73.…に供する。

【0077】上記のような構成にあって、劉鎁端子80より制制回路760ド/F/R。 78、 …に制制情報を入力するととで、その保持内容が対応する入出力バッファ73。7。 …にイネーブル/ディセーブル信号として遊られると、上述した如く人出力バッファ73。75。 …のいずれかー方がハイインピーダンス状態となって信号の伝送を遮断し、他方が"H"/"L"レベルの信号を伝送すること 10 になる。

[0078] そのため、結果として入出力端子72,72, …がそれぞれ入力端子あるいは出力端子となって信号の 伝送方向が規定されることとなり、入出力端子72,72, …内で対応するもの同士が接続されるものである。

【0078】なお、上配図9では制御回路76かちのイネーブル/ディセーブル信号を、入出力パッファ73を構成する一対のトライステートパッファ75、750一方に直接、他方にインパータ77を介して反転して供することにより、その一方のトライステートパッファ75で必ず

"H" "L" レベルの信号を伝送することとし、対応 する当核入出力端子22と、出力端子と出力端子と出力端子のよずれ 小一方に規定するようにしたが、代わって図10に示す ような構成とすることにより一対のトライステートバッ ファ75、75の双方をハイインビーダンス状態として双方 向の信号の伝送を顕示することもできる。

[0080] すなわち図10では、図9のインパータ77,77, …を廃し、制御回路76のF/F78,78, …を入 出力パッファ73,73, …を構成する全てのトライステートパッファ75,75, …の個数だけ多段接続してシフトレ30 ジスタを構成している。

【0081】制駒回路76では、クロック端子76から入力 される動作クロックにしたがって外部から制御端子80に 与えられる制御情報をF/F78、78、…でシフトしなが ら保持し、各段の保持内容を上配イネーブルンディセー ブル信号として対応する入出力パッファ73、73、~~のト ライステートパッファ75、75、…に個別に供っる。

[0082] そのため、入出力パッファ73、73、…を構成する一対のトライステートパッファ75、75の双方をハインピーダンス状態として双方向の信号の伝送を書断させ、結果として対応する入出力端子72と他の入出力端子72、ア、…との接続を断つように設定させることもできるものである。

【0083】次に上記図9あるいは図10で示したゲートアレイチップバと同様の配練回路を複数のFPGAを搭載したテストボード装置に適用した場合について説明する。

[0084] 図11 はその全体構成を示すもので、81が 62を介してFPGAチップ窓2の蛸子140と、端子146 テストボードである。このテストボード81上には、例え が配験し63を介して配線回路86 及び配線164を介して ば4個のFPGAチップ窓2~824がそれぞれ級天しな 50 配練回路86とと、端子147が距線1.65を介して配線回路

いソケットを介して接続配置されると共に、検証用のラッピングポストピンが配置された2つのピンポスト部33 a、83b、ここでは関示しない外部のボードとの接続に 用いられるコネクタ部(図では「CON51~55」と 示す)84a~84c、任意の1 C、L S 1 を接続可能なフ リーホール8等が寄けられる。

【0085】さらに、FPGAチップを2a。を2bの中間 位置に上記図9あるいは図10で示した危険回路(G A)86aが、FPGAチップを2a。を2cの中間位置に 傾回路86bが、FPGAチップを2c。82dの中間位置に 短回路86cが、FPGAチップを2c。82dの中間位置に 定範回路86cが、FPGAチップ82b。82dの中間位 に配線回路86dが、2つのピンポスト部83a。83bとコ ネクタ部34~84dの中間位置に配線回路86e~86gが キルぞれを配置すれる。

【0086】上記FPGAチップ82a~82dは、それぞ 43数の端子を有し、ここではそのうちFPGAチップ 82aの端子131~138、FPGAチップ820の端子137 ~ t 42、FPGAチップ82cの端子143~t 48及びFP GAチップ82dの端子149~t 54が取壊接続されている 20 をのせまる。

【0087】すなわち、FPGAチップ82aでは、端子 t31が配線L41を介してFPGAチップ82cの端子t43 と、端子 t 32が配線 L 42を介して配線回路86 b 及び配線 L43を介してFPGAチップ82bの端子t38と、端子t 33が配線L44を介してFPGAチップ82hの端子t37 と、端子 t 34が配線 L 45を介して配線同路86 h 及び配線 L46を介して配線回路86 a と、端子 t 35が配線 L 47を介 してFPGAチップ82cの端子 t 47及び配線L48を介し て配線回路86aと、そして端子 t 36が配線 L 49を介して FPG Aチップ82dの端子 t 54とそれぞれ接続される。 【0088】また、FPGAチップ82bでは、端子t37 が配線L49を介してピンポスト部83aのピンポストTP 31と、端子 + 38が配線 L50を介してピンポスト部83 a の ピンポストTP32及び配線L51を介して配線回路86d と、端子 t 39が配線 L 52を介してピンポスト部83 a のピ ンポストTP34及び配線L80を介してFPGAチップ82 dの端子 t 51と、端子 t 40が配線 L 53を介して配線回路 86a、配線L54を介してピンポスト部83aのピンポスト TP33及び配線L55を介して配線回路86dと、端子t41 が配線L56を介して配線回路86 a 及び配線L57を介して FPGAチップ82dの端子 t 53と、そして端子 t 42が配 線L58を介してFPGAチップ82cの端子 t 48及び配線 L59を介してピンポスト部83 a のピンポストT P35とそ れぞれ接続される。

【0089】さらに、FPCAチップな2では、終于 t 44が電線L60を介して配換回路86 b及で配線L61を介し でFPCAチップな2dの端子 50と、幾于 t45が配線L 62を介してFPCAチップな2dの端子 40と、端子 t46 が配線L60を介して配線回路86 b及び配線L60を介して 配線回路86 C、端子 t47が電線L65を介して記線回路

86 c とそれぞれ接続される。 【0090】また、FPGAチップ82dでは、端子t49 が配線 1.66を介してピンポスト部83トのピンポストTP 42と、端子 t 50が配線 L 67を介してピンポスト部83bの ピンポストTP41及び配線L68を介して配線回路86d と、端子 t 52が配線 L 69を介して配線回路86 c 及び配線 L70を介して配線回路86 d と、端子 t 53が配線 L71を介 して配線回路86 c とそれぞれ接続される。

【0091】さらに、配線L72により上記コネクタ部84 eの1端子c15が配線L58及び配線49と接続され、それ 10 よるテストボード81内での配線動作について説明する。 がためにコネクタ部84 e の 1 端子 c 15が F P G A チップ 82 a の端子 t 36、F P G A チップ82 b の端子 t 42、F P G A チップ82 c の端子 t 48及び F P G A チップ82 d の端 子 † 54と一括接続される。

【0092】しかるに、ピンポスト部83aでは、ピンポ ストTP31がラッピング配線WR11を介して上記フリー ホール85に装着された I C 87の 1 端子 O 11と接続される と共に、ピンポストTP32が配線L73を介して配線回路 86 e 、配線 L 74を介して配線回路86 f 及び配線 L 75を介 して配線回路86gとそれぞれ接続される。

【0093】そして、上記配線回路86eは配線1.76を介 して上記コネクタ部54 a 及び配線 L77を介して上記コネ クタ部54bと、上記配線回路86fは配線L78を介して上 記コネクタ部54cと、そして上記記線回路86gは配線 L 79を介して上記コネクタ部54dとそれぞれ接続される。 【0094】上記配線回路86a~86gは、上記図9ある いは図10に示した如くいずれも配線遅延の影響を考慮 する必要のない配線状態を継断するものである。続く図 12に、上記図11のようにして構成されたテストボー ド81を第1のテストボードとし、他の同様の第2乃至第 30 4のテストボード92~94と共に拡張ボード95に対してシ ステム接続した場合を例示する。

【0095】同図で、第1のテストボード81では、コネ クタ部 (CON 5 1) 84a が配線 L81を介して第2のテ ストボード92のコネクタ部 (CON61) 96aに、コネ クタ部 (CON 5 2) 84bが配線L82を介して第4のテ ストボード94のコネクタ部 (CON82) 98bに、コネ クタ部 (CON 5 3) 84 c が配線 L83を介して拡張ボー ド95のコネクタ部 (CONS12) 99 bに、そして、コ ネクタ部 (CON54) 84dが配線L84を介して第2の 40 テストボード93のコネクタ部 (CON 7 4) 97 dにそれ ぞれ接続される。

【0096】また、第2のテストボード92では、コネク タ部 (CON 6 2) 96 b が配線 L 85を介して第3のテス トポード93のコネクタ部 (CON72) 97bに、コネク タ部 (CON63) 96 c が配線L86を介して拡張ボード 95のコネクタ部 (CONS 1 1) 99a に、そしてコネク タ部 (CON 6 4) 96 d が配線 L 87を介して第 4 のテス トボード94のコネクタ部 (CON84) 98dにそれぞれ 接続される。

【0097】さらに、第3のテストボード93ではコネク 夕部 (CON71) 97aが配線L88を介して第4のテス トボード94のコネクタ部 (CON81) 98aに、コネク 夕部 (CON73) 97c が配線 1.89を介して拡張ボード 95のコネクタ部 (CONS13) 99c にそれぞれ接続さ れ、第4のテストボード94のコネクタ部(CON83) 98 c が配線 L90を介して拡張ボード95のコネクタ部 (C. ONS14)99dに接続される。

【0098】以上のような構成にあって、まず図11に 図11で、評価回路中のある信号について例えばFPG Aチップ82aからFPGAチップ82hへの配線を行たう 場合、まずFPGAチップのレイアウト処理としてFP G A チップ82 a の出力端子を t 33に割振ると共に、FP G A チップ82 b の入力端子を t 37に割振るものとする。 これら端子 t 33~ t 37間は配線 L 44によりすでに接続さ れているため、これでFPGAチップ82aからFPGA チップ82bへの接続が実現される。

【0099】同様な接続レイアウト処理を図中の配線1. 20 49. L58. L80. L41. L62. L43それぞれの面端に位 置するFPGAチップ82a~82dについても行なう。し かるに、FPGAチップ82a~82dの各端子t35. t4 1, t53, t47及びその間の配線L48, L56, L57, L7 1. L65. L47による4点開接締を行たう場合。 ト記レ イアウト処理を実行すると共に、配線回路86aにより配 線L48と配線L56を接続及び配線回路86cにより配線L 71と配線 L65を接続をそれぞれ確立することにより、核 接続が実現される。なお、FPGAチップの未使用な外 部端子は高インピーダンス状態であるので、 仮に 3 点間 のFPGAチップの配線を行なう際に物理的に 4 点間の FPGAチップを接続したとしても問題はない。

【0100】また反対に、配線回路86a,86cで内部の 入出力パッファを構成するトライステートバッファへの イネーブル/ディセーブル信号を全てディセーブル状態 とすることにより、配線1.48と配線1.56、配線1.71と配 線L65の間の接続が断たれることとなるので、配線L57 と配線L47はそれぞれ独立した2点間のFPGA接続と なり、この2点間の配線レイアウト処理を施すことが可 能となる。

【0101】同様な接続レイアウト処理を配線回路86b と配線回路86dについても行なう。また、配線 1.50によ りピンポスト部83aのピンポストTP32と配線L43とを 接続すると、測定評価時にピンポストTP32を観測する ことにより配線 L 43の状態を知ることができる。

【0 1 0 2】さらに、ピンポストTP32は配線L73~L 75、配線回路86 e~86 g、配線 L76~ L79を介してコネ クタ部84a~84dと接続されるため、コネクタ部84a~ 84dに対応した配線回路86e~86gでコネクタ部84a~ 84dに対応した入出力パッファのトライステートパッフ 50 アへのイネーブル/ディセーブル信号を任意に設定する

ことにより、所望のコネクタ部84a~84dの1端子と配 線 L 43. すなわち F P G A チップ82 a の端子 + 32及75 F PGAチップ82bの端子 t 38を接続することができる。 【0103】このように、FPGAチップ間の各配線毎 にピンポスト部83a、83hのピンポストTPnを接続配 線するものとし、各ピンポストTPnを配線回路86e~ すれば、任意のFPGAチップの端子を観測可能となる と共に、任意のコネクタ部に接続することができる。

86 gを介してコネクタ部84 a ~84 d と接続されるように 【0104】また、配線L49により配線L44と接続され 10 路及びテストボード装置を提供することができる。 たピンポスト部83 a のピンポストT P 31は、ラッピング 配線WR11によりフリーホール85上のディスクリート [Cである I C87の 1 端子O11と接続することができる。 【0105】コネクタ部84eの1端子c15から外部信号 が入力されると、この外部信号は配線L72から配線L5 8、L49を介してFPGAチップ82bの端子t42、FP G Aチップ82cの端子 t 48、FPG Aチップ82aの端子 t36及びFPGAチップ82dの端子t54と一括接続され ているため、FPGAチップ82a~82dのそれぞれに分 配供給することができる。したがって、この外部信号と 20 【図6】同実施例に係るテストボード装置内でのFPI して例えばクロックやリセット等のファンアウトの高い 信号を供給するべくレイアウト処理で割振るようにすれ ば、FPGAチップ82a~82dをより有効に使用するこ とができる。

【0106】 上記図11のようにして機成されたテスト・ ボード81を第1のテストボードとし、他の同様の第2万 至第4のテストボード92~94と共に拡張ボード95に対し て図12の如くシステム接続したものとする。

【0107】この場合、配線L81、L87、L88、L84、 L82及びL85により第1のテストボード81と第2万至第 30 を示す図。 4のテストボード92~94上の.「CONn1! 「CONn 2」「CONn4」 (ここでnは5, 6, 7, 8) で表 わされるコネクタ部を介して各テストボード81,92~94 が接続される。

【0108】また、これと共に、配線L83、L86、L89 及びL90により第1のテストボード81及び第2乃至第4 のテストボード92~94上の「CONn2」(nは上記と 同じ) で表わされるコネクタ部と拡張ボード95 Lの「C ONS11~14」で表わされるコネクタ部99a~99d が締結される。

【0109】第1のテストボード81内では、第2乃至第 4のテストボード92~94及び拡張ボード95と接続された コネクタ部 (CON 51~54) 84a~84dそれぞれの 1端子を、配線回路86e~86gの設定によりピンポスト 部83aと接続しており、またこのピンポスト部83aは上 記図11に示したように各FPGAチップ82a~82dの 任意端子と接続されている。

【0 1 1 0】 したがって、第 1 のテストボード81内の F PGAチップ82a~82dと第2乃至第4のテストボード 50 トライステートバッファ、制御回路76…、77…インバー

92~94及び拡張ボード95に搭載される任意のFPGA、 LSIあるいはIC等とを接続することができる。この 場合、第1のテストボード81内の配線回路86a~86gは それぞれ配線遅延の影響を考慮することなく各配線の接 続状態を可変設定することができるものである。 [0111]

【発明の効果】以上詳記した如く本発明によれば、配線 遅延の影響を受けず、配線の自由度を上げて使用効率を 大幅に向上させることができるプログラム可能な配線回

【図面の簡単な説明】 【図1】本発明の第1実施例に係るFPICチップの内

部構成を例示する図。

【図2】同実施例に係る他の構成を例示する図。 【図3】同実施例に係る他の構成を例示する図。

【図4】本発明の第2実施例に係るFPICチップを搭 載したテストボード装置の全体構成を示す図。

【図5】同実施例に係るFPICチップの内部構成を例

CチップとLSIの接続状態を例示する図。

【図7】本発明の第3実施例に係るテストボード装置の 全体機成を示す図。

【図8】同実施例に係る他のテストボード装置との接続 状態を例示する図。 【図9】本発明の第4実施例に係る配線回路(ゲートア


レイチップ) の内部構成を例示する図。 【図10】図9の他の構成を例示する図。


【図11】同実施例に係るテストボード装置の全体機成


【図12】同実施例に係る他のテストボード装置との接 続状態を例示する図。


【符号の説明】 11,33 a ~33 d ··· F P I C チップ、12,72··· 入出力端 子、13、42、48…入出力ライン、14、43…水平方向汎用 配線、15,44…垂直方向汎用配線、16,17,23,24,2 7, 28…パイパス配線、18…接続ポイント、21, 25…第 1の層、22、26…第2の層、31…テストポード、32…パ スライン、34a~34g…LSI、35a, 35b…一般の信 を介して、各テストボード81,92~94と拡張ボード95と 40 号線、41…汎用入出力端子、45…バス専用配線、46…バ ス専用入出力端子、51,81… (第1の) テストボード、 52 a~52d, 82 a~82d…FPGAチップ、53 a, 53 b、83a、83b…ピンポスト部、54a~54e、66a~66 e, 67 a~67 e, 68 a~68 e, 69 a~69 e, 84 a~84 e, 96 a ~ 96 e, 97 a ~ 97 e, 98 a ~ 98 e, 99 a ~ 99 e …コネクタ部、55,85…フリーホール、56,87…IC、 62~64、92~94…第2万至第4のテストボード、65、95 …拡張ボード、71,86 a~86 g…配線回路(ゲートアレ イチップ)、73…入出力バッファ、74…汎用配線、75…

タ、78…フリップフロップ (F/F)、79…クロック端* *子、80…制御端子。













[図7]




[図8]










[图12]



フロントページの続き

(51) Int.C1.6

識別記号 庁内整理番号

F I H O 1 L 21/82

技術表示箇所